跟着存储行业连续推进10纳米级如下进步前辈制程研发,DRAM微缩技能的研举事度正不停加年夜。据韩媒The Elec报导,三星已经在本年3月使用10a DRAM制程完成晶圆试产,并于器件特征测试中验证了芯片可正常事情。
报导指出,这也是行业初次落地4F方形单位布局与垂直沟道晶体管(VCT)工艺。根据三星计划,将于2026年完成10a DRAM的总体研发事情,2027年开展品质测试,2028年正式导入量产。
三星还有规划将4F方形单位与VCT技能持续运用在10a、10b、10c三代DRAM产物;从10d节点最先,公司将周全转向3D DRAM技能线路。
报导先容,业内对于10纳米级DRAM制程采用1x、1y、1z、1a、1b、1c、1d的定名法则,10a为1d以后的下一代制程,也是首款迈入10纳米级如下的工艺节点,业界测算实在际电线路宽约9.5至9.7纳米。
现阶段商用DRAM遍及采用6F方形布局,此中F代表半导体系体例造中的最小光刻特性尺寸。新一代4F方形单位采用2F×2F的单位结构,空间使用率更高,划一芯单方面积下,单位密度可晋升30%至50%,是DRAM物理微缩的焦点方案。
4F布局的落地依托VCT技能,电荷存储电容直接重叠于晶体管上方,进一步压缩单位尺寸。传统安插于存储单位阵列周边的外围电路,将零丁建造晶圆,再经由过程晶圆混淆键合工艺,以单位下外围电路(PUC)架构实现两片晶圆整合。
技能迭代的焦点拦阻集中于质料系统改换。三星已经将沟道质料由硅替代为铟镓锌氧化物(IGZO),可有用降卑微缩单位的泄电流、晋升数据生存能力;而字线质料今朝仍于评估阶段。
三星原本规划采用电阻率更低、无需拦截层的钼质料替换氮化钛,但钼存于腐化性强、固态加工难度年夜等问题,需要革新气体运送、管路和制程节制体系,年夜幅增长量产落地门坎。
除了三星外,其他存储年夜厂也于加快研发4F方形单位与VCT技能。动静显示,SK海力士暂不跟进10a节点,规划延后至10b制程才导入这套技能架构。
不外4F方形垂直栅极平台,要求外围电路晶圆采用逻辑工艺制造。因为SK海力士无自建12英寸逻辑产线,今朝正于衡量两种方案:自立搭建产能,或者是委托外部晶圆代工场出产。但受代工产能限定,依赖外部互助的落地空间较为有限。
-金年金字招牌(jinnian)今年会

